半导体
台积电张晓强：摩尔定律是否已失效？ I don’t care!
台积电全球业务及海外营运办公室资深副总暨副共同营运长张晓强接受TechTechPotato YouTube频道接专访中谈到关于摩尔定律、CoWoS、A16制程技术的看法，以下是部份内容整理：
很多人说摩尔定律已经失效，台积电怎么看？
我不在乎。只要我们能够继续推动技术进步，我不在乎摩尔定律是否有效。
许多人只是基于平面微缩two-dimensional scaling对摩尔定律进行了狭隘的定义，事实上已不是如此。看行业内许多创新可知道，我们仍在继续寻找不同的方法，将更多功能和更多能力整合到更小的外形尺寸。我们继续实现更高性能和低耗电。因此，从这个角度而言，我认为摩尔定律或技术微缩的步伐持续。我们将持推动产业向前发展。
有收到过来自客户的令人惊奇的要求吗？
不会。我们与客户密切合作，同时保持开放，确保客户选择正确的技术。请记住，我们是晶圆代工业务，目标是帮助客户实现成功的产品。我的老板常常告诉我：“我们是晶圆代工业务，要与客户共同努力以取得成功，但有一个顺序，客户必须先成功，然后我们才能成功。”
Nvidia、AMD、英特尔对CoWoS需求量都很大，目前台积电扩产的进展如何？
对我们来说，CoWoS 是 AI 加速器的主力。你可以看到目前所有的大型 AI 加速器设计，几乎都是基于台积电 N5 或 N4 技术加上 CoWoS为主。
我们正在迅速扩大 CoWoS 产能，复合年增长率远高于60%。这个数字非常高，但仍在继续增长，我们与客户密切合作，确保满足他们最关键的需求。
上述是指CoWoS产能，同时我们也在扩大自身CoWoS的能力。
目前最先进的AI加速器，CoWoS 中介层尺寸大约是光罩尺寸的3倍，而光罩尺寸约为800 平方毫米，这提供了集成全光罩尺寸SoC，以及最多8个HBM堆叠的能力。但在两年后，我们将能够将中介层尺寸扩大到光罩尺寸的 4.5 倍，让我们的客户整合最多12个HBM堆叠。往前看，我们的研发团队已经开始将 CoWoS 中介层尺寸扩大到光罩尺寸的 7 倍或 8 倍。
12个HBM堆叠够吗？大家想要更多！
台积电也宣布了另一项创新的系统级整合技术：晶圆系统 (SoW)。你想，晶圆加工设备所能制造的最大尺寸是单一300 毫米晶圆，因此我们将晶圆作为基础层，并将所有逻辑和高频宽DRAM 整合在一起，以整合整个晶圆区域。因此，如果你使用 CoWoS 术语来衡量，中介层尺寸的「X」数是 40 倍，非常庞大。这就是我们为客户提供的服务，以继续整合更多运算功能和更多记忆体频宽，满足未来AI需求。
A16制程技术和全新Super Power Rail 技术，带来哪些创新？
A16 是一项重大的技术改进，采用奈米片电晶体，是业界领先且最先进的电晶体架构，特别适合HPC 和 AI 应用。
同时，我们也增加创新的背面供电设计，这样的设计可以让客户将电源布线从正面移到背面，进而腾出空间来提高效能，同时改善电源。
我们的方法与传统的 BSPDN 设计非常不同，在传统的背面电源轨中，你只需钻孔即可将背面金属连接到正面金属，但这样做会占用空间，并且必须扩大库单元的占用空间。在我们的设计中，采用了非常创新的方法，将触点或电晶体、电晶体的源极移到背面，而不会改变库单元的占用空间。 。
为了实现这一目标，是否会让传统的制造步骤会有些混乱？
是的。但我不想讨论特定的流程步骤，我们的研发团队不会很高兴听到这样的讨论。
这样就像三明治设计：电晶体、讯号和电源，肯定会增加很多制造成本吧？
这是肯定的，但如果你看密度、功率和效能的优势，我认为它的价值远超过成本。这对HPC和AI尤其重要，因为节能运算是关键驱动因素。
是否选择使用A16制程技术，也必须要采用超级电轨Super Power Rail)这种背面供电的设计？
A16制程本身定义就拥有超级电源轨，但我们也提供了技术选项，让我们的客户可以继续利用现有的设计资料，而不必使用背面供电。例如，在电源布线较不密集的行动应用中，您不必使用背面供电。
台积电得A16制程会在什么时候推出呢？
我们的目标是在 2026 年下半年为主要客户投入 A16 生产，从台湾开始生产。
关于导入ASML新一代高数值孔径EUV设备，台积电怎么想的？
回顾一下，台积电是业界第一个将EUV引入大量生产的公司，就EUV的生产使用和生产效率而言，我们今天仍然处于领导地位。我认为我们的研发团队将继续研究新的 EUV 功能，显然包括高数值孔径high-NA EUV，有很多考虑因素，像是可扩充性和成本等。
很多人说摩尔定律已经失效，台积电怎么看？
我不在乎。只要我们能够继续推动技术进步，我不在乎摩尔定律是否有效。
许多人只是基于平面微缩two-dimensional scaling对摩尔定律进行了狭隘的定义，事实上已不是如此。看行业内许多创新可知道，我们仍在继续寻找不同的方法，将更多功能和更多能力整合到更小的外形尺寸。我们继续实现更高性能和低耗电。因此，从这个角度而言，我认为摩尔定律或技术微缩的步伐持续。我们将持推动产业向前发展。
有收到过来自客户的令人惊奇的要求吗？
不会。我们与客户密切合作，同时保持开放，确保客户选择正确的技术。请记住，我们是晶圆代工业务，目标是帮助客户实现成功的产品。我的老板常常告诉我：“我们是晶圆代工业务，要与客户共同努力以取得成功，但有一个顺序，客户必须先成功，然后我们才能成功。”
Nvidia、AMD、英特尔对CoWoS需求量都很大，目前台积电扩产的进展如何？
对我们来说，CoWoS 是 AI 加速器的主力。你可以看到目前所有的大型 AI 加速器设计，几乎都是基于台积电 N5 或 N4 技术加上 CoWoS为主。
我们正在迅速扩大 CoWoS 产能，复合年增长率远高于60%。这个数字非常高，但仍在继续增长，我们与客户密切合作，确保满足他们最关键的需求。
上述是指CoWoS产能，同时我们也在扩大自身CoWoS的能力。
目前最先进的AI加速器，CoWoS 中介层尺寸大约是光罩尺寸的3倍，而光罩尺寸约为800 平方毫米，这提供了集成全光罩尺寸SoC，以及最多8个HBM堆叠的能力。但在两年后，我们将能够将中介层尺寸扩大到光罩尺寸的 4.5 倍，让我们的客户整合最多12个HBM堆叠。往前看，我们的研发团队已经开始将 CoWoS 中介层尺寸扩大到光罩尺寸的 7 倍或 8 倍。
12个HBM堆叠够吗？大家想要更多！
台积电也宣布了另一项创新的系统级整合技术：晶圆系统 (SoW)。你想，晶圆加工设备所能制造的最大尺寸是单一300 毫米晶圆，因此我们将晶圆作为基础层，并将所有逻辑和高频宽DRAM 整合在一起，以整合整个晶圆区域。因此，如果你使用 CoWoS 术语来衡量，中介层尺寸的「X」数是 40 倍，非常庞大。这就是我们为客户提供的服务，以继续整合更多运算功能和更多记忆体频宽，满足未来AI需求。
A16制程技术和全新Super Power Rail 技术，带来哪些创新？
A16 是一项重大的技术改进，采用奈米片电晶体，是业界领先且最先进的电晶体架构，特别适合HPC 和 AI 应用。
同时，我们也增加创新的背面供电设计，这样的设计可以让客户将电源布线从正面移到背面，进而腾出空间来提高效能，同时改善电源。
我们的方法与传统的 BSPDN 设计非常不同，在传统的背面电源轨中，你只需钻孔即可将背面金属连接到正面金属，但这样做会占用空间，并且必须扩大库单元的占用空间。在我们的设计中，采用了非常创新的方法，将触点或电晶体、电晶体的源极移到背面，而不会改变库单元的占用空间。 。
为了实现这一目标，是否会让传统的制造步骤会有些混乱？
是的。但我不想讨论特定的流程步骤，我们的研发团队不会很高兴听到这样的讨论。
这样就像三明治设计：电晶体、讯号和电源，肯定会增加很多制造成本吧？
这是肯定的，但如果你看密度、功率和效能的优势，我认为它的价值远超过成本。这对HPC和AI尤其重要，因为节能运算是关键驱动因素。
是否选择使用A16制程技术，也必须要采用超级电轨Super Power Rail)这种背面供电的设计？
A16制程本身定义就拥有超级电源轨，但我们也提供了技术选项，让我们的客户可以继续利用现有的设计资料，而不必使用背面供电。例如，在电源布线较不密集的行动应用中，您不必使用背面供电。
台积电得A16制程会在什么时候推出呢？
我们的目标是在 2026 年下半年为主要客户投入 A16 生产，从台湾开始生产。
关于导入ASML新一代高数值孔径EUV设备，台积电怎么想的？
回顾一下，台积电是业界第一个将EUV引入大量生产的公司，就EUV的生产使用和生产效率而言，我们今天仍然处于领导地位。我认为我们的研发团队将继续研究新的 EUV 功能，显然包括高数值孔径high-NA EUV，有很多考虑因素，像是可扩充性和成本等。
