台积电日前举行的北美技术论坛中，正式揭示六大创新技术问世。 其中，最大亮点应该是台积电在2奈米制程技术之后，最先宣布的TSMC A16技术问世。
今年适逢台积电北美技术论坛举办30周年，回顾30年前出席该论坛的人数不到100位，2024年以将增加到已超过2,000人参加。 北美技术论坛于美国加州圣塔克拉拉市举行，为接下来几个月陆续登场的全球技术论坛揭开序幕，这次技术论坛亦设置创新专区，展示新兴客户的技术成果。
台积电总裁魏哲家表示，身处AI赋能的世界，AI功能不仅建置于资料中心，而且也内建于PC、行动装置、汽车、甚至物联网之中。 台积电为客户提供最完备的技术，从全世界最先进的矽晶片，到最广泛的先进封装组合与3D IC平台，再到串连数位世界与现实世界的特殊制程技术，以实现他们对AI的 愿景。
台积电举办2024年北美技术论坛，在会中揭示驱动AI领域的六大创新技术如下：
TSMC A16技术：
随着3奈米（N3E）制程进入量产，2奈米（N2）制程预计2025年下半年量产，台积电正式宣布技术蓝图上推出全新技术A16，结合奈米片电晶体和 背面电轨（backside power rail）解决方案，大幅提升逻辑密度和效能，计划在2026年正式量产。
相较于台积电的N2P制程，A16 在相同Vdd (工作电压)下，速度增快8~10%; 在相同速度下，功耗降低15~20%，晶片密度提升高达1.10倍，以支援资料中心 产品。
A16制程将结合超级电轨（Super Power Rail）架构与奈米片电晶体。 所谓的超级电轨技术，是将供电网路移到晶圆背面，在晶圆正面释出更多讯号网路的布局空间，借以提升逻辑密度和效能，让A16适用于具有复杂讯号布线及密集 供电网路的HPC产品。
NanoFlexTM技术支援奈米片电晶体：
台积电即将推出的N2将搭配 TSMC NanoFlex技术，展现在设计技术协同优化的新突破。
TSMC NanoFlex为晶片设计人员提供了灵活的N2标准元件，这是晶片设计的基本构建模组，高度较低的元件能够节省面积并拥有更高的功耗效率，而高度较高的元件则将效能 最大化。 客户能够在相 同的设计区块中优化高低元件组合，调整设计进而在应用的功耗、效能及面积之间取得最佳平衡。
N4C技术：
台积电藉由这次的北美技术论坛，也宣布推出先进的N4C技术，以因应更广泛的应用。
延续了N4P技术，N4C晶粒成本降低高达8.5%，而且采用门槛更低，预计于2025年量产。 N4C提供具有面积效益的基础矽智财及设计法则，皆与广被采用的N4P完全相容，因此客户可以轻松移转到N4C，晶粒尺寸缩小亦提高良率，为强调价值为主的产品 提供了具有成本效益的选择，以升级到台积公司下一个先进技术。
CoWoS、系统整合晶片、系统级晶圆(TSMC-SoWTM)：
台积的CoWoS是AI革命的关键推动技术，让客户能够在单一中介层上并排放置更多的处理器核心及高频宽记忆体HBM 。
同时，系统整合晶片（SoIC）也成为3D晶片堆叠的领先解决方案， 客户越来越趋向采用CoWoS搭配SoIC及其他元件的做法，以实现最终的系统级封装SiP（System in Package, SiP）整合。
台积电也宣布系统级晶圆技术将提供一个革新的选项，让12吋晶圆能够容纳大量的晶粒，提供更多的运算能力，大幅减少资料中心的使用空间，并将每瓦效能提升好几个 数量级。
目前，已经量产的首款SoW产品采用以逻辑晶片为主的整合型扇出（InFO）技术，而采用CoWoS技术的晶片堆叠版本预计于2027年准备就绪，能够整合SoIC、HBM及其他元件， 提供强大且运算能力媲美资料中心伺服器机架或什至整台伺服器的晶圆级系统。
矽光子整合：
台积电目前正在研发紧凑型通用光子引擎（COUPETM）技术，以支援AI引爆的数据传输爆炸性成长。
紧凑型通用光子引擎技术COUPE使用SoIC-X晶片堆叠技术将电子裸晶堆叠在光子裸晶之上，相较于传统的堆叠方式，能够为裸晶对裸晶介面提供最低的电阻和更高的 能源效率。
台积电预计于2025年完成支援小型插拔式连接器的COUPE验证，接着于2026年整合 CoWoS封装成为共同封装光学元件(Co-Packaged Optics, CPO)，将光连结直接导入封装中。
车用先进封装：
继2023年推出支援车用客户及早采用的N3AE制程之后，台积电不断藉由整合先进晶片与封装来满足车用客户对更高运算能力需求，并且符合行车的安全与品质要求。 目前公司正在研发InFO-oS及CoWoS-R解决方案，支援先进驾驶辅助系统ADAS、 车辆控制及中控电脑等应用，预计于2025年第四季完成AEC-Q100第二级验证。